Sterowanie napędami

Sterowanie napędami Jeżeli nie podejmie się odpowiednich kroków dla właściwego dopasowania linii przesyłowych, to przesyłany sygnał cyfrowy zostanie zniekształcony wskutek odbić na końcach linii. Może to doprowadzić do przedłużenia rzeczywistego czasu propagacji sygnału wskutek tego, że zniekształcony sygnał, cyfrowy nie osiągnie poziomu przekraczającego ustalony poziom progowy.
Należy także wspomnieć o przesłuchach będących wynikiem przenoszenia się wielko częstotliwościowych składowych sygnału z jednego przewodu na inne. Jest to szczególnie ważne tam, gdzie gęstość upakowania układów scalonych jest duża lub gdzie sygnały przesyłane są na duże odległości liniami przesyłowymi nieekranowanymi.
Omówienie tych podstawowych zagadnień przesyłania sygnałów cyfrowych poprzedzimy krótkim przypomnieniem teorii linii przesyłowych oraz omówieniem parametrów powszechnie stosowanych typów linii.

Szczegóły strony www.napedy.info.pl:

Komentarze:

Dodaj swój komentarz »

Podlinkuj stronę www.napedy.info.pl:

Sterowanie napędami

Odwiedziny robotów:

Odwiedziny yahoo 48 Odwiedziny googlebot 86

Zobacz podobne wpisy w tej kategorii:

  • Sprzedaż falowników i przekładni »

    Oodstawowe układy TTL zaliczane do grupy układów o małej skali integracji. Naturalną tendencją konstruktorów jest dążenie do zwiększenia gęstości upakowania układów, a więc do zwiększenia skali integracji do poziomu, jaki umożliwia aktualny stan technologii półprzewodnikowych układów scalonych. Zwiększenie skali integracji układów scalonych jeszcze silniej uwypukla zalety koncepcji scalania. Rośnie szybkość przełączania układów i ich niezawodność, maleje zaś całkowita moc pobierana przez układy oraz zwiększa się ich gęstość upakowania. Stosowanie układów o zwiększonej skali integracji pozwala na uproszczenie i przyspieszenie projektowania i uruchamiania nowych urządzeń. Konstruktor urządzenia nie musi zajmować się projektami takich podzespołów jak liczniki, rejestry, dekodery, sumatory itd., może natomiast cały wysiłek skierować na optymalne wykorzystanie właściwości gotowych podzespołów — optymalne z punktu widzenia projektowanego urządzenia.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Falownik LG akcesoria »

    Jednym z ograniczeń, które występują przy projektowaniu układu scalonego, jest liczba wejść i wyjść układu. Liczba ta jest uzależniona od dopuszczalnej liczby końcówek standardowych obudów. Kompromis między funkcjonalną złożonością układu logicznego a liczbą końcówek obudowy staje się coraz trudniejszy do rozwiązania w miarę wzrostu skali integracji i niekiedy zmusza do stosowania sztucznych rozwiązań, polegających na przykład na przypisywaniu końcówkom różnych funkcji zależnie od stanów logicznych na innych końcówkach. Dodatkowym ograniczeniem wnoszonym przez obudowę jest maksymalna moc, jaka może się wydzielić w strukturze scalonej zamykanej w obudowie, co limituje liczbę elementów, jakie mogą wejść w skład scalonej sieci logicznej.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Sterowanie falownikami Vacon »

    W każdym tranzystorze jeden z emiterów jest połączony z jedną linią bitu, a drugi — ze wspólną linią słowa. W stanie spoczynku na linii słowa poziom napięcia jest niski, tak iż prąd przewodzącego tranzystora płynie do linii słowa. Dla odczytania informacji z komórki na linię słowa trzeba podać wysoki poziom napięcia. Prąd przewodzącego tranzystora zaczyna płynąć do odpowiadającej temu tranzystorowi linii bitu. Zmiana stanu linii bitu jest wykrywana przez wzmacniacz odczytu. W fazie zapisu komórka jest wybierana w podobny sposób jak przy odczycie. Przy wysokim potencjale na linii słowa stan przerzutnika jest ustalony zależnie od kombinacji napięć w liniach bitów. Przy niskim poziomie napięcia na linii słowa żadne zmiany na liniach bitów nie wpływają na stan komórki.
    Niezależnie od sposobu rozwiązania wewnętrznej sieci logicznej układu scalonego na wejściach i wyjściach układu stosuje się standardowe układy (por. opisy różnych bramek TTL) zapewniające możliwość współpracy z innymi układami na warunkach obowiązujących dla układów określonej serii TTL.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Serwis układów falowników »

    Przekrój poprzeczny tranzystora MOS wykonanego technologią planarną. Na podłożu typu wykonano w wyniku dyfuzji obszary drenu i źródła. Powierzchnia krzemu pokryta jest warstwą izolatora (na ogół dwutlenku krzemu), na którego powierzchni znajdują się metaliczne połączenia między elementami układu scalonego MOS. Przez otwory (okna) w tej warstwie krzemu wykonane są połączenia do obszarów źródeł i drenu.
    Grubość warstwy dwutlenku krzemu wynosi około 1000 nm i jest to tzw. gruba warstwa tlenku. Nad obszarem kanału tranzystora MOS, między obszarami p źródła i drenu, grubość izolacyjnej warstwy tlenku wynosi tylko około 100 nm, co pozwala na sterowanie przewodnością tego kanału za pomocą potencjału elektrody bramki tranzystora MOS

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Lenze dystrybutor »

    Tranzystory MOS mają kilka cech, które predestynują je do stosowania w cyfrowych układach scalonych. Są to następujące cechy.
    Jeżeli w układzie scalonym ograniczyć się do jednego typu tranzystorów, np. pMOS, to wszystkie tranzystory na tym samym podłożu są elektrycznie izolowane, gdyż potencjały występujące w układzie zapewniają polaryzację w kierunku zaporowym (lub w najgorszym razie polaryzację zerową) wszystkich złącz p-n. Nie ma więc potrzeby stosowania wysp izolowanych jak w układach bipolarnych. Jedynie w układach MOS o symetrii komplementarnej (zwanych układami COSMOS lub CMOS), zawierających tranzystory MOS, konieczne jest tworzenie wysp izolowanych dla tranzystorów nMOS.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Opisy grawerowane silników »

    Małe rozmiary tranzystora MOS pozwalają na budowę układów scalonych o wielkiej i bardzo wielkiej skali integracji, zawierających obecnie w jednej strukturze do 105 tranzystorów MOS. Jednocześnie prosta technologia pozwala na osiąganie uzysku sprawnych układów MOS dostatecznie dużego na to, aby ich produkcja była opłacalna.
    Rezystancja wejściowa tranzystorów MOS jest na tyle duża, że możliwe jest włączenie ich przez zgromadzenie ładunku na pojemności bramki takiego tranzystora. Właściwość ta jest wykorzystywana w konstrukcji układów dynamicznych MOS — logicznych i pamięciowych.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Dane techniczne falowników »

    Podstawowy układ inwertera MOS i jego różne. Pozostałe podstawowe funktory logiczne oparte są na dwóch konfiguracjach:
    a) z szeregowo połączonymi tranzystorami przełącznikowymi,
    b) z równolegle połączonymi tranzystorami przełącznikowymi.
    Podstawowe funkcje logiczne realizuje się w tym przypadku podobnie jak w układach dwufazowych: przez szeregowe i równoległe łączenie tranzystorów przełącznikowych. W niektórych spośród stosowanych konfiguracji układów dynamicznych czterofazowych można zrealizować układy o minimalnym opóźnieniu, co pozwala na zwiększenie liczby poziomów funkcji logicznych wykonywanych w jednym okresie powtarzania sygnałów zegarowych. Bardziej szczegółowe omówienie układów dynamicznych czterofazowych znajduje się w pracy.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Przekładnie przemysłowe »

    Następny etap rozwoju układów MOS o wielkiej skali integracji to pamięci półprzewodnikowe. Każda komórka pamięci w pamięciach statycznych zawiera statyczny przerzutnik złożony z dwóch połączonych inwerterów. Dodatkowe tranzystory MOS umożliwiają zapis i odczyt informacji z komórki. Typowym przedstawicielem takich pamięci jest 1024-bitowa pamięć statyczna o dostępie swobodnym 2102 A, w której zastosowano przerzutniki złożone z inwerterów statycznych typu 3, z tranzystorami o kanale n. Czas dostępu wynosi 500 ns (czas cyklu także 500 ns), a moc pobierana około 150 mW. Obecnie produkuje się już pamięci statyczne o pojemnościach do 8192 bitów. Czasy dostępu/cyklu różnych wersji pamięci statycznych MOS wynoszą 100-1000 ns, a moce pobierane 0, 1-M mW/bit.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Napędy przemysłowe serwis »

    Jeżeli jedno z urządzeń wysyła dwa oddzielne sygnały do innego, poczynając od tego samego momentu, to z powodu różnej szybkości nadajników i odbiorników szyny i różnej szybkości propagacji sygnałów w przewodach szyny (wskutek różnego obciążenia pojemnościowego) może wystąpić opóźnienie tych sygnałów względem siebie. Układy współpracy z szyną UNIBUS są tak zaprojektowane, że ta różnica w czasie (skew) wynosi nie więcej niż 75 ns.

    Data dodania: 18 12 2014 · szczegóły wpisu »
  • Motoreduktory napędów automatyki »

    Sygnał MSYN dochodzi do każdego urządzenia, przy czym tylko jedno z nich staje się urządzeniem podporządkowanym (slave).
    Urządzenie podporządkowane umieszcza na szynie dane do przesłania oraz wysyła sygnał ich synchronizacji SSYN. Aby urządzenie master mogło te dane odebrać poprawnie, sygnał SSYN powinien pojawić się na wejściu nadajnika szyny (w urządzeniu slave) później niż sygnały danych.
    Po przejściu przez szynę sygnał SSYN dochodzi do urządzenia master gdzie jest opóźniony co najmniej o 75 ns, dla uwzględnienia różnicy czasów propagacji sygnałów w szynie.
    Po opóźnieniu następuje strobowanie danych z wejścia.
    Urządzenie master kończy sygnał MSYN.
    Po opóźnieniu końcowym nie krótszym niż 75 ns następuje zdjęcie z szyny sygnałów adresowych i kontrolnych. Opóźnienie to gwarantuje, że poziom sygnałów adresowych nie zmieni się w żadnym urządzeniu w tym czasie, gdy sygnał MSYN ma jeszcze poziom niski. Zapobiega to fałszywemu wybraniu urządzenia wskutek zmian sygnałów adresowanych przy niskim poziomie sygnału MSYN.

    Data dodania: 18 12 2014 · szczegóły wpisu »

Najnowsze wiadomości: